单项选择题
用3个D触发器组成的电路如图7-69所示，触发器F0的输入端接+5V表明D0=1，那么，在第1个CP脉冲和第2个脉冲的上升沿过后Q2Q1Q0分别是（）。
A.101和011
B.011和111
C.001和011
D.000和111
点击查看答案
相关考题
-
单项选择题
用3个D触发器组成的电路如图7-68所示，设Q2Q1Q0的初始状态为000，触发器F0的输入端接+5V表明D0=1，那么，在第1个CP脉冲和第2个脉冲的上升沿过后Q2Q1Q0分别是（）。
A.010和011
B.010和001
C.001和011
D.000和111 -
单项选择题
下列电路中不属于时序逻辑电路的是（）。
A.计数器
B.全加器
C.寄存器
D.分频器 -
单项选择题
某逻辑电路如图7-62所示，若输入A=1，B=0，则输出F1和F2分别为（）。
A.F1=0，F2=0
B.
C.F1=1，F2=0
D.
