单项选择题
在设计大扇入电路时,可以采取多种技术来降低其电路延时,以下不是降低延时的方法是()。
A.逐级加大晶体管尺寸B.将关键路径上的晶体管调整至靠近门的输入端C.变换逻辑来减少单个门的输入信号个数D.调整晶体管尺寸
单项选择题 用CMOS管组合的两输入NAND门,若其中NMOS管的等效电阻为RN,PMOS管的等效电阻为RP,电容负载为CL,则当两输入都为高电平时其下拉传播延时可以近似为()。
单项选择题 下面关于优化功耗规则的说法错误的是()
单项选择题 假设CMOS反相器的等效负载电容CL对于由高至低以及由低至高的翻转是完全一样的,Reqp和Reqn分别是PMOS管和NMOS管在所关注时间内的等效导通电阻,则反相器的传播延时定义为()。